Siemens präsentiert Calibre DesignEnhancer: Optimierung von IC-Layouts mit “Calibre Correct-by-Construction”

Siemens Digital Industries Software stellt heute mit der Calibre^® DesignEnhancer Software eine innovative Lösung vor, die es Entwicklungsteams für integrierte Schaltungen (IC), Place-and-Route- (P&R) Anwendungen und kundenspezifische Designs ermöglicht, ihre Produktivität drastisch zu erhöhen, die Designqualität zu verbessern und die Markteinführungszeit zu verkürzen.

Dies geschieht durch die automatische Implementierung von ‚Calibre Correct-by-Construction‘-Layoutänderungen in einem früheren Stadium des IC-Design- und Verifikationsprozesses.

Das neue Calibre DesignEnhancer-Tool ist das jüngste in einer Reihe von „Shift Left“-Tools für Siemens’ branchenführende Calibre^® nmPlatform zur physikalischen Verifikation von ICs. Es ermöglicht Entwicklungsteams für kundenspezifische und digitale Designs, ihre Fähigkeit zur physikalischen Verifikation zu verbessern, indem sie ihre Designs schnell und präzise optimieren, um Probleme mit Spannungsabfällen (IR) und Elektromigration (EM) zu reduzieren oder zu beseitigen. Durch die Unterstützung der automatisierten Layout-Optimierung während der IC-Design- und Implementierungsphasen hilft das Calibre DesignEnhancer-Tool den Kunden, „DRC korrekte“ Designs schneller zum Tapeout zu bringen und gleichzeitig die Herstellbarkeit des Designs und die Zuverlässigkeit der Schaltungen zu verbessern.

„Die Calibre DesignEnhancer-Lösung erwies sich bei unseren laufenden Bemühungen, unsere IC-Design-Prozesse nach links zu verlagern, als sehr hilfreich, zum Beispiel bei der Lösung von Problemen mit Widerständen und Spannungsabfällen, die außerhalb der Spezifikation liegen“, sagte Pier Luigi Rolandi, Senior Director für F&E bei STMicroelectronics.

Vor der physikalischen Verifikation eines IC-Designs haben sich die Ingenieure traditionell auf P&R-Tools von Drittanbietern verlassen, um Optimierungen für das Design for Manufacturing (DFM) einzubeziehen. Dies erfordert oft mehrere zeitaufwändige Durchläufe, bevor eine „DRC korrekte“ Lösung gefunden wird. Mit dem neuen Calibre DesignEnhancer-Tool von Siemens können Entwicklungsteams die Durchlaufzeit erheblich verkürzen und EM/IR-Probleme bei der Vorbereitung eines Layouts für die physikalische Verifikation reduzieren.

Das Calibre DesignEnhancer-Tool bietet derzeit drei Nutzungsmodelle:

• Die Via-Modifikation analysiert automatisch Layouts und fügt bis zu 1 Million+ Calibre Correct-by-Construction-Vias ein, um die Auswirkungen des Via-Widerstands auf EM/IR und die Zuverlässigkeit zu reduzieren. Da diese Modifikationen auf einem gründlichen Verständnis des Layouts und der Signoff-Designregeln beruhen, kann das Einfügen von Vias den Kunden helfen, ihre Stromversorgungsziele zu erreichen, ohne die Leistungs- oder Flächenmetriken zu beeinträchtigen.

• Die Verbesserung im Bereich Power/Ground analysiert automatisch Layouts und fügt Calibre nmDRC korrekte Vias und Verbindungen in offene Leiterbahnen ein. Auf diese Weise werden parallele Bahnen geschaffen, die den Widerstand von Power/Ground-Strukturen senken und IR- und EM-Probleme im Zusammenhang mit dem Stromnetz reduzieren. Kunden, die das Calibre DesignEnhancer-Tool verwenden, haben eine bis zu 90-prozentige Reduzierung der Spannungsabfallprobleme erreicht.

• Die Einfügung von Füllzellen optimiert das Einsetzen von Entkopplungskondensatoren (DCAP) und Füllzellen, die für die physikalische Verifikation erforderlich sind. Die Funktion ersetzt herkömmliche Einfügeprozesse beim P&R. Dies verbessert die Qualität der Ergebnisse und trägt zu bis zu zehnmal schnelleren Laufzeiten bei.

„In der heutigen anspruchsvollen Umgebung des IC-Designs haben Entwicklungsteams, die an hochentwickelten Knotenpunkten arbeiten, damit zu kämpfen, Layouts im Hinblick auf Herstellbarkeit und Leistung innerhalb der vorgegebenen Bereichsgrenzen und des Projektzeitrahmens zu optimieren“, sagt Michael White, Senior Director, Physical Verification Product Management, Calibre Design Solutions, Siemens Digital Industries Software. „Durch den Einsatz der Calibre DesignEnhancer-Software können Entwickler die Geschwindigkeit und Genauigkeit der Calibre Polygonverarbeitung bereits zu einem früheren Zeitpunkt im Entwicklungszyklus nutzen, um Überraschungen im späten Entwicklungszyklus zu vermeiden.“

Die Calibre DesignEnhancer-Lösung nutzt bewährte Technologie, Engines und qualifizierte Regelwerke von Calibre, die den Kunden dabei helfen, konstruktiv korrekte, Calibre DRC korrekte und abnahmereife Ergebnisse zu erzeugen. Sie kann OASIS, GDS und LEF/DEF als Eingabedateien lesen und Layoutänderungen in einer beliebigen Kombination von OASIS-, GDS- oder inkrementellen DEF-Dateien ausgeben. So können Entwicklungsteams Änderungen der Calibre DesignEnhancer-Software an der Designdatenbank für Leistungs- und Timing-Analysen mit den allgemein bevorzugten Werkzeugen für weitere Analysen zu einem früheren Zeitpunkt im Lebenszyklus der Designentwicklung einfach rückannotieren.

Das Calibre DesignEnhancer-Tool lässt sich mit allen wichtigen Design- und Implementierungsumgebungen unter Verwendung von Industrieschnittstellenstandards integrieren und bietet eine benutzerfreundliche Umgebung, die nur minimale Schulung und Einrichtung erfordert. Calibre DesignEnhancer-Kits sind ab sofort für alle führenden Foundries erhältlich und unterstützen Designs von 130 nm bis 2 nm, je nach Anwendungsmodell und Technologie. Weitere Informationen über das Calibre DesignEnhancer-Tool finden Sie unter: https://eda.sw.siemens.com/en-US/ic/calibre-design/design-for-manufacturing/designenhancer/

www.siemens.com

  Fordern Sie weitere Informationen an…